当前位置:
首页 资源下载
搜索资源 - binary to bcd vhdl
搜索资源列表
-
0下载:
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source code accompanied the development
-
-
0下载:
VHDL语言编写的一个六十进制计数器(用于分钟),一个脉冲输入引脚,一个复位引脚,8个BCD码输出引脚,一个进位输出引脚。与我的其它8个模块配套构成一个数字钟。-A 60 binary counter(for minute) programmed with VHDL language.A pulse input, a reset input, eight BCD code output BCD code, a carry bit output. It is one of my total 9 m
-
-
0下载:
Write VHDL codes to show, on two 7-segment LEDs, the binary coded decimal (BCD) equivalence of the binary representation of the state of eight switches. Use a function to perform the specified task. Assume that the 7-segment LEDs are turned on with l
-
-
0下载:
加法器是产生数的和的装置。常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用。在电子学中,加法器是一种数位电路,其可进行数字的加法计算。在现代的电脑中,加法器存在于算术逻辑单元之中。 加法器可以用来表示各种数值,如:BCD、加三码,主要的加法器是以二进制作运算。加法器可以用组合逻辑电路实现也可以用VHDL语言实现。-Adder is generated and the number of devices. Arithmetic logic unit is used as a computer
-
-
0下载:
用vhdl语言编译一个码制转换
四位二进制->BCD码,然后将BCD码->七段显示器码。
(1)当输入为0~9的数时,其十位数为0,个位数=输入。
当输入为10~15的数时,其十位数为1,个位数=输入-10。
(2)然后将十位和个位的BCD码转换为七段显示码
-Vhdl language used to compile a binary code system conversion of four-> BCD code, then BCD code->
-
-
0下载:
用VHDL语言编写的一个二十四进制计数器,一个脉冲输入引脚,一个复位输入端,四个BCD码输出端。与我另外的八个模块是配配套的。-A 24 binary counter programmed with VHDL language.A pulse input, a reset input, four output BCD code. It is one of my total 9 modules that are used to design a digital clock.
-
-
0下载:
VHDL语言编写的一个六十进制计数器(用于秒),一个脉冲输入引脚,一个复位引脚,8个BCD码输出引脚,一个进位输出引脚。与我的其它8个模块配套构成一个数字钟。
-A 60 binary counter(for second) programmed with VHDL language.A pulse input, a reset input, eight BCD code output. It is one of my total 9 modules that are used to de
-
-
0下载:
基于vhdl的二进制转BCD码码的设计,已经经过调试,可直接使用
-Based on vhdl binary to transfer the design of BCD code, has been commissioning, can be used directly
-
-
0下载:
VHDL之二進制轉BCD碼之程式碼,算完整的-Of binary to BCD code VHDL code, operator complete
-
-
0下载:
Binary to BCD conversion in VHDL for implementation in FPGA
-
-
0下载:
(1) clkdiv 模块:对50MHz 系统时钟 进行分频,分别得到190Hz,3Hz
信号。190Hz 信号用于动态扫描模块位选信号,3Hz 信号用于fib 模块。
(2) fib 模块:依据实验原理所述Fibonacci 数列原理,用VHDL 语言实现数列
(3) binbcd14:实现二进制码到BCD 码的转换,用于数码管显示。
(4) x7segbc:采用动态扫描,使用4 位数码管依次显示Fibonacci 数列数据。
实验采用3Hz 频率来产生Fibonacci
-
-
0下载:
本实验利用VHDL 硬件描述语言设计一个0~9999 的加法计数器。根据一定频率的触发
时钟,计数器进行加计数,并利用数码管进行显示,当计数到9999 时,从0 开始重新计数。
SW0 为复位开关。当开关拨至高点平时,计数器归0,当开关拨至低电平时,计数器开始计数。
该电路包括分频电路,计数器电路,二进制转BCD 码电路和数码管显示电路。-This experiment uses VHDL hardware descr iption language to design a 0 ~
-
-
0下载:
用VHDL语言设计并实现一电路,其功能是8个数码管分别显示数字0-7。首先是数码管0显示0,其他数码管不显示;然后是数码管1显示1,其他数码管不显示;依此类推,数码管7显示完后再显示数码管0,这样循环下去。(提示:数字0-7的循环可以使用8进制计数器对1Hz的时钟信号进行计数得到,计数器的输出送到BCD到七段数码管的译码器,由其驱动数码管显示相应的数字。)(Using VHDL language to design and implement a circuit, its function is
-